多通道高速HDLC处理器的设计与实现 多通道高速HDLC处理器的设计与实现

多通道高速HDLC处理器的设计与实现

  • 期刊名字:电子学报
  • 文件大小:
  • 论文作者:陆园琳,乔庐峰,王志功
  • 作者单位:东南大学射频与光电集成电路研究所
  • 更新时间:2022-04-24
  • 下载次数:
论文简介

本文详述了由一个具有分时处理能力的HDLC处理器对128逻辑通道数据进行高速、并行、实时处理的设计与实现过程,并讨论了其实现关键技术,给出了系统中关键结点的功能仿真波形图.

论文截图
版权:如无特殊注明,文章转载自网络,侵权请联系cnmhg168#163.com删除!文件均为网友上传,仅供研究和学习使用,务必24小时内删除。